ブログパーツUL5

【第2版】 6.ローパワーソリューション

 このオプションは、LSIのローパワー化が進んでいる。LSIの内部では、いろいろな手法を使って複雑な電源経路、低電圧化、電源遮断、周波数コントロールなどを行うので、それらをレイアウト設計に当たり前のように設計フローに盛込んでいる。
6.ローパワーソリューション
0

    【第2版】 5.DFMソリューション

     このオプションは、LSI製造プロセスが微細化が進み、いろいろな要因で製造歩留まり(良品率)が悪化してしまう。そこで、製造ラインだけでは解決しない悪化要因を設計工程で事前に対応して盛込むようにしている。最近のLSIでは、当たり前のように設計フローに盛込んでいる。
    5.DFMソリューション
    0

      【第2版】 4.チップ・レイアウト設計

       ここまでに説明した肯定で設計されたものを使って、1つのLSIのチップに組上げるレイアウト設計の方法を説明します。
      4.チップ・レイアウト設計
      0

        【第2版】 3.静電破壊対策

         出力端子に繋がる経路には静電対策を施さないとLSIは壊れるので、必ず、何らかの保護回路、経路回避、素子強化などの静電破壊対策が必要です。ここでは考え方だけを説明して、具体的な対策は各企業のプロセスに合わせた設計基準に従うことになるので、CMOSでは詳細な設計や検証は専門家が行なうことが多い。
        3.静電破壊対策
        0

          【第2版】 2.デジタル・モジュール設計

           ここでは、デジタル論理回路の設計を中心に説明しています。
          2.デジタル・モジュール設計
          0

            【第2版】 1.アナログ・ブロック設計

             第5章はレイアウト設計になります。最初はアナログを含むブロックレベルのレイアウト設計について説明しています。したがって、能動素子や受動素子などの素子レベルの設計ですから絶対精度や相対精度などのとり方などもあります。
            1.アナログ・ブロック設計
            0

              【第2版】 6.形式検証

               第2版では、形式検証も追加した。LSIの大規模化が進んでも設計期間の短縮が必須のため、ダイナミック検証をできるだけ省略して形式検証を行うのが一般的である。形式検証でも等価性検証が多用されており、ゲート対ゲートだったのがゲート対RTLに広がり、さらに拡大している。
              6.形式検証
              0

                【第2版】 5.非同期検証

                 現在では、RTLでの非同期検証とゲートレベルでの論理での非同期検証と2段階で行うことが多い。
                5.非同期検証
                0

                  【第2版】 4.テスト容易化設計

                  4.テスト容易化設計
                  0

                    【第2版】 3.タイミング検証

                    3.タイミング検証
                    0


                      カレンダ

                      1234567
                      891011121314
                      15161718192021
                      22232425262728
                      293031    
                      << August 2010 >>