ブログパーツUL5

第5章 4.チップ・レイアウト設計

 LSI製品のチップのレイアウト設計が決められた納期にEBテープアウトしなければならないので、設計者は大変だと思います。そのため、FEDから論理合成ができるようになったら、早目にデータをもらいフロアプランやスクリプトを試行錯誤して本番のデータがいつきてもいいように準備することで短TATで平行設計できるようにしています。ここでは、ゲートアレーやFPGAではなくカスタムLSIのチップ設計について、説明しています。
第5章 4.チップ・レイアウト設計
0

    コメント
    コメントする








       
    この記事のトラックバックURL
    トラックバック

    カレンダ

      12345
    6789101112
    13141516171819
    20212223242526
    2728293031  
    << October 2019 >>