ブログパーツUL5

【第2版】 6.形式検証

 第2版では、形式検証も追加した。LSIの大規模化が進んでも設計期間の短縮が必須のため、ダイナミック検証をできるだけ省略して形式検証を行うのが一般的である。形式検証でも等価性検証が多用されており、ゲート対ゲートだったのがゲート対RTLに広がり、さらに拡大している。
6.形式検証
0

    【第2版】 5.非同期検証

     現在では、RTLでの非同期検証とゲートレベルでの論理での非同期検証と2段階で行うことが多い。
    5.非同期検証
    0

      【第2版】 4.テスト容易化設計

      4.テスト容易化設計
      0

        【第2版】 3.タイミング検証

        3.タイミング検証
        0

          【第2版】 2.論理合成

           第1版では追加資料として挙げていましたが、正式に章の中に組み込みました。それも設計フローに合わせて最初の方に持ってきました。論理合成はDesignCompilerなどのEDAツールで行なうのですが、そこには最適な合成を行なうためのノウハウがあり合成規約などをうまく作成しないと、チップサイズに影響するので重要項目です。
          2.論理合成
          0

            【第2版】 1.システムLSIの設計フロー

             やっと「第4章 システムLSIの設計」になります。まず、システムLSIの設計フロー全体の概要を説明します。個別の詳細は後の章で順次していきます。
            1.システムLSI設計
            0

              「論理合成」を追加

               当初には記載していなかった論理合成について、合成制約とDCの実行手順などさらに詳しいこと記載しました。これは追加なので本編には含んでおりません。現在、「5.形式検証」をまとめているので。「論理合成」は6.
              にしました。「形式検証」がうまくまとまらなければ、繰り上げるかもしれません。
              論理合成
              0

                第4章 4.非同期検証

                 最近のLSIは大規模になって、クロックドメインが多くなりLSI内を数十種類のクロック線が走ることも多くなりました。当然、信号線が乗り換える時には同期化してから接続するのですが、これを怠るとトラブルの原因になり、非同期検証は必須となります。基本的には、RTLでのチェックと構造チェックの2段階になりますが、まだ、ツールの完成度は100%ではなく、技術者のチェックも必要です。
                第4章4.非同期検証
                0

                  第4章 3.タイミング検証(STA)

                   ゲート遅延よりも配線遅延が大きくなって久しいが、今もってLSI設計ではタイミングの最適化は苦労が多い工程であることにはかわりない。
                  第4章 3.タイミング検証(STA)
                  0

                    第4章 2.テスト容易化設計(DFT)

                     LSIも大規模がどんどん進みにテスト時間とテスト品質をバランスよく設計しないとコストに影響するため、テスト容易化設計(DFT)が重要となった。今ではSCANやメモリBISTは当たり前となってきた。さらに、遅延やAC特性の選別のために苦労しているのが現状である。
                    第4章 2.テスト容易化設計(DFT)
                    0


                      カレンダ

                           12
                      3456789
                      10111213141516
                      17181920212223
                      24252627282930
                      << September 2017 >>